Проект PCAD.Ru
Главная / Форум / Объявления / Книги / Производство / Проектирование / Обратная связь

Подскажите - переходное отверстие в 4 слойной плате

Оглавление форума | Открыть новую тему | Регистрация | Личные данные | Поиск | RSS

Каталог производителей печатных плат pcbtech.ru

kmg Просмотров темы: 1410       10.07.2013 16:35 [Ответить]
Здравствуйте
Помогите, поиском ноходил темы с аналогичными вопросами, но как првильно это реализовать не понял

Пикад, 4 слоя , TOP, INT1, INT2, BOT
плотность дорожек в INT1, INT2 большая, поэтому решил сделать переходные отверстия с TOP на BOT без площадок в слоях INT1 и INT2.
Сделал в свойствах отверстия в этих слоях NO CONNECT , проверил в MODIFI HOLE RANGE - все ОК, площадка только в TOP и BOT.
Делаю заливку в INT1 и INT2 -- не выделяется отверстие с металлизацией
Подскажите как правильно это сделать

Конечно есть выход, помудохаться, поставить в них PAD, потом все пады удалить и все ОК, но сам понимаю что это должно делаться намного проще
Спасибо за ранее


Вроде все правильно  VERAB  [10.07.13 17:48]
Не делайте так  Serg  [10.07.13 17:58]
Подскажите - переходное отверстие в 4 слойной плате  kmg  [10.07.13 21:09]
Много трасс  Uree  [11.07.13 11:16]
В добавление к посту Uree  VERAB  [11.07.13 13:03]
Ерунда всё это...  Б.Г.  [11.07.13 14:52]
Вы правы  VERAB  [11.07.13 15:28]
Ерунда всё это...  Б.Г.  [11.07.13 16:49]
Ну, вот фрагмент из моей платы  pouch  [12.07.13 00:59]
Не пойму  Б.Г.  [12.07.13 10:21]

Вроде все правильно  VERAB 10.07.2013 17:48  [Вверх] [Ответить]
По описанию вроде все правильно делаете. Выложите файл - посмотрю.

Не делайте так  Serg 10.07.2013 17:58  [Вверх] [Ответить]
Отверстие может "гулять" по всему пятачку переходного.

Подскажите - переходное отверстие в 4 слойной плате  kmg 10.07.2013 21:09  [Вверх] [Ответить]
Спасибо за ответы
по точности "попадания" :)
Делаю VIA 0.2/0.4 и в нее вставляю неметаллизированное отверстие D=0.2, сетка одна - 0,1мм, поэтому получится выиграш во внутренних слоях 0,2мм на VIA
Может кому то - это чепуха - но иногда этого и не хватает при DRC
Сегодня получил добро с завода на VIA 0.1/0.125 - это решает вопрос

НО
Прицип есть принцип
Как сделать это VIA ?????
Мож объявим КОНКУРС МОЗГОВ - Приз ЛИТР Коньяка
:)
я тож буду учавствовать
пути аналогичные моего - вствить в VIA дырку - сделать заливку - убрать дырку - и гербер готов НЕ КОТИРУЮТСЯ
Надо сделать это через свойства VIA
Ну как есть желающие пошевелить извилинами ???? !!!!!
... или просто научить нас правильно читать описание работы с программами
!!!!!!!!!!!!!!!!!!

Много трасс  Uree 11.07.2013 11:16  [Вверх] [Ответить]
на INT1/INT2? А что на Top/Bottom? Плэйны земли/питаний? Или что? Или у Вас плата аналог набора проводов без каких либо опорных плэйнов и цифровых сигналов? Или вообще на постоянном токе работает?

ПКАД не обрабатывает ситуация отверстие-Copper, поэтому и заливает дыры медью. Кстати пады с No Connect на внутренних слоях заливает точно так же.
А решается пробема элементарно - площадка на слое где она НЕ нужна должна быть равна диаметру отверстия. Ноль избыточности и корректная обработка зазоров. Но когда сверло "гульнет" будет КЗ и это будет правильно - правила соблюдать нужно. А то потом ракеты падают...

В добавление к посту Uree  VERAB 11.07.2013 13:03  [Вверх] [Ответить]
Если сделать все так, как Вы написали, т.е отверстие и к.п. на нужном слое задать одинаковыми, но при этом в правом нижнем углу на закладочке Plane Swell задать зазор не глобальный,а такой как считаете нужным для этих переходных в этом слое. И ни каких замыков! Удачи!

Ерунда всё это...  Б.Г. 11.07.2013 14:52  [Вверх] [Ответить]
У автора внутренние слои сигнальные, а не плэйны.
Поэтому и Plane Swell и No Connect для них пустой звук!

Вы правы  VERAB 11.07.2013 15:28  [Вверх] [Ответить]
Но все-таки, если использовать переходное, у которого в нужном слое размер к.п. и отверстия совпадают (это обычное отверстие, а не No Connect), то задав в свойствах заливки на нужном слое (Backoff - Fixed) нужный зазор, его и увидим вокруг отверстия.

Ерунда всё это...  Б.Г. 11.07.2013 16:49  [Вверх] [Ответить]
У автора внутренние слои сигнальные, а не плэйны.
Поэтому и Plane Swell и No Connect для них пустой звук!

Ну, вот фрагмент из моей платы  pouch 12.07.2013 00:59  [Вверх] [Ответить]
с подобными VIA. Заливка на внутренних слоях их "чувствует".
Только изготовителю плат подобные VIA вряд ли понравятся при плотной разводке на внутренних слоях.

К сообщению прикреплен файл: Via_top_bot (2637_viavia.PCB, 64 Kb)


Не пойму  Б.Г. 12.07.2013 10:21  [Вверх] [Ответить]
У Вас что,в слоях Sub и заливка и "плотная разводка" одновременно?